版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385

华为 2026 届校招数字芯片（新题库）第 3 套

友情提醒：参考答案仅供参考，可自行仔细排查！如不在版权方团队购买者，拒绝一切更新及解答服务！！！

单选题

1、以下关于时钟门控(Clock Gating) 技术描述错误的是（）

A. 时钟门控通常可以按照“模块级门控和电路级门控”归为两类

B. 可以通过 RTL 的编码风格提高时钟门控的覆盖率

C. 时钟门控技术即可以降低静态功耗，也可以有效降动态功耗

D. Clock Gating(时钟门控)技术即通过时钟门控单元将不要工作的电路的时钟关断,达到降低功耗的目的

参考答案：C

2、运行下面 verilog-2001 代码，h 的输出结果是?（）

```
Module alu ();
reg [6:0] g;
reg h ;
initial begin
g= 7'b1000101;

h=~^g;

end
$display("h=%x",h);
endmodule
```

A. h=0111010

B. h=0

C. h=1

D. h=2

参考答案：B

3、verilog 语法中,reg[3:0]a;则表达式 a<<2 的位宽是（）

A. 6bit

B. 32bit

C. 5bit

D. 4bit

参考答案：A

4、verilog 中，-10%3 的结果是（）

A. 1

B. -2

C. -1

D. 0

版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385

参考答案：C

5、关于功能覆盖率，下面说法错误的是（）
A. 必要时需进行适当抽象来提取属性
B. 必须及时更新功能覆盖率模型
C. 用例结果正确是覆盖率数据有效的前提
D. 功能覆盖率 100%意味着验证的完整性
参考答案：D

6、下面哪种电路可以设置 false_path
A. 异步复位
B. 相同时钟频率之间的电路
C. 模拟 IP 和数字系统互联接口
D. 异步电路
参考答案：D

7、下面关于 Verilog 的描述，错误的是 （）
A. 32'bz 是一个 32 位的高阻值
B. o12 是一个 32 位的八进制数
C. 6'hx 的最高位是 0
D. 8'h2x 等同于 8'b0010_xxx
参考答案：B

8、eFuse 通常用于以下哪种场景?（）
A. 临时存储数据
B. 生成时钟信号
C. 实现高速缓存功能
D. 永久配置芯片参数或存储密钥
参考答案：D

9、运行下面 verilog-2001 代码，i 的输出结果是（）

```
Module alu() ;
reg i;
initial begin
i=(1'bx === 1'bx),
end
$display("i=%x",i);
endmodule
```

A. 1
B. Z
C. x
D. 0
参考答案：A

版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385

10、以下掉电数据会丢失的存储器是（）
A. Flash
B. EEPROM
C. SDRAM
D. EPROM
参考答案：C

11、假设 Cache 存取访问时间是 1 个时钟周期，Cache 的命中率是 90%，Cache 未命中的代价是 20 个时钟周期，那么平均访问周期为？
A. 4
B. 3
C. 1
D. 2
参考答案：B

12、AXI 通道的 outstanding 设置为 32，最多可以不等响应回来，下发多少个命令出去（）
A. 15
B. 31
C. 16
D. 32
参考答案：D

13、寄存器如果出现亚稳态，亚稳态特续时间是多长（）
A. 等于 1 个时钟周期
B. 大于 1 个时钟周期
C. 不确定
D. 小于 1 个时钟周期
参考答案：C

14、以下哪种方法能够改善电路的 Setup 时序？（）
A. 使用复杂的组合逻辑实现功能
B. 使用异步复位寄存器
C. 在关键路径中插入流水线寄存器
D. 增加时钟频率以提高性能
参考答案：C

15、Verilog 中，localparam 和 parameter 的区别描述正确的是（）
A. localparam 只能定义整数常量，parameter 可以定义多种类型
B. localparam 定义的常量可以在模块外部访问，parameter 不可以
C. localparam 不能用于模块间传递参数，而 parameter 可以
D. localparam 在编译时不能被修改，parameter 可以在编译时修改
参考答案：C

版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385

版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385

16、以下哪个不是 system verilog 为旗语(semaphore)提供的函数
A. new()
B. get()
C. delele()
D. put()
参考答案：C

17、system verilog 使用什么接口来和 C 语言程序交互（）
A. PLI
B. VPI
C. API
D. DPI
参考答案：D

18、以下是 sequential cell 的是（）
A. ND/NR(与非/或非)
B. LH/LN 高通/低连 latch
C. BUF(buffer)
D. INV （inverter 反相器）
参考答案：B

19、数字芯片验证中，可以根据不同电路特征，选择(simulation 或 formal 进行验证二者的特点描述不正确的是？（）
A. Formal 不太适合性能验证
B. Formal 采用自动穷举遍历，无需编写环境
C. Formal 受限 OUT 逻辑深度
D. Formal 擅长死锁等证明式验证
参考答案：B

```
20. wire clk;
Int a=0, b=0,j;
fork
begin
while(1) begin
a++;
@(posedge clk);
end
end
 begin
for(j=0;j<10;j++)begin
b++
@(posedge clk);
end
end
```

版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385

```
join_any
//
a=a+b;
repeat(8)@(posedge clk);
$display(*a=%d*,a);
```

A. 21
B. 28
C. 20
D. 29

参考答案：B

21、I^2C 总线的 START 是如何表示的（）
A. SCL 维持高电平同时 SDA 产生下降沿
B. SDA 维持高电平同时 SCL 产生下降沿
C. SDA 维持高电下同时 SCL 产生上升沿
D. SCL 维持高电平同时 SDA 产生上升沿

参考答案：A

解析：
起始 START 信号：起始信号由主设备发起，SCL 保持高电平，SDA 由高到低
停止 STOP 信号：也由主设备终止，SCL 为高，SDA 由低到高

22、Syslem Verilog 中 logic 类型变量未经赋值，初始值为（）
A. 1
B. x
C. z
D. 0

参考答案：B

23、以下不属于 SPI 总线信号的是
A. SS
B. ERK
C. MOSI
D. SCK

参考答案：B

24、关于 Verliog generate 语法，错说的是（）
A. for 的内容必须用 begin_end 块包起来
B. 必须用 genvar，关键字定义 for 的索引变量
C. for 循环语句中使用的标尺变量可定义为 rteqer
D. begin_end 的块必须起个名字

参考答案：C

25. 在 verilog 语言中 EDA 仿真中，下列说法正确的是（）
A. 任务可以在非零时刻执行，函数不总是在仿真零时的开始执行

B. 任务必须在非零时刻执行，函数不总是在仿真零时刻开始执行
C. 任务必须在非零时刻执行，但函数总是在仿真零时刻开始执行
D. 任务可以在非零时刻执行，但函数总是在仿真零时刻开始执行
参考答案：D

26、DVFS 技术的主要作用是
A. 固定电压和频率以简化设计
B. 根据工作负载动态调整电压和频率以降低功耗
C. 增加时钟频率以提高性能
D. 提高电源电压以增强信号驱动能力
参考答案：B

27、在使用 verilog 建模 star 时，如果 SRAM 深度为 128，位宽为 16 那么下面描述正确的是
A. SRAM 可以定义为:reg [127：0] sram [15：0]
B. SRAM 读写冲突时，必须读优先
C. SRAM 可定义为:reg [15：0] sram [127：0]
D. SRAM 读写冲突时，必须写优先
参考答案：C

28.在verilog中,时间尺度定义为timescale10ns/1ns,则5个时间单位是多少？
A. 50 ns
B. 5 ns
参考答案：A

29.在 MOS 管电路中，由于沟道调制效应，因此在设计高阻抗电源时，一般采用的晶体管（ ）沟道。
A. 短
B. 长短均不可
C. 长短均可
D. 长
参考答案：D

30.在 Verilog 语言中，在任务和函数中下列描述正确的是（）
A. 可以使用 initial 块
B. 可以使用行为级语句
C. 任务和函数之间可以相互调用
D. 可以使用 always 块
参考答案：B

31.UVM factory 机制中，提供的类型或者实例覆盖方法有哪些？()
A. set_type_override ()
B. set_inst-override ()
C. get_type_name ()

D. creat_component ()
参考答案：AB

32. 下列属于 Verilog 系统任务的是?
A. $monitor
B. $strobe
C. $write
D. $display
参考答案：ABCD

33. 以下属于 AMBAAHB 总线特点的是（）
A. 高性能
B. 通道操作
C. 多总线主机
D. 出发传输
参考答案：AC

34. 以下属于提高 CPU 指令运行效率的有效手段的是（）
A. Superscalar processing
B. VLIW（Very Long Instruction Word）
C. Branch prediction
D. Interrupt ee
参考答案：ABC

35. 以下说法正确的是：()
A. 建立时间是触发器，在时钟上升沿到来之后，其数据输入端数据必须保持不变的时间
B. 同步逻辑是时钟之间有固定的因果关系，异步逻辑是各时钟之间的没有固定的因果关系
C. FPGA 中可以综合实现为 RAM/ROM/CAM 的三种资源，是 BLOCK RAM，BRAM,LUT
D. Moore 状态机的输出仅与当前状态值有关，且只在时钟边沿到来时才会有状态变化
参考答案：BCD

36. STA 会将设计划分为不同的时序路径，包括()
A. 输入端口到输出端口之间
B. 内部寄存器到输出端口
C. 内部寄存器之间
D. 输入端口到内部寄存器
参考答案：ABCD

37. 以下关于 CPU 五级流水描述正确的是：()
A. MEA(Memory Access):

B. IF(instruction Fetch)：
C. ID(instruction Decode)：
A. D.WB(Write Back)：
参考答案：BCD
解析：MEM(Memory Access)

38、在 verilog 中，操作符有几种类型?
A. 单目操作符
B. 三目操作符
C. 双目操作符
D. 多目操作符
参考答案：ABC

39、verilog 语法中可综合的语句有
A. always 块
B. for 循环
C. generate
D. forever 循环
参考答案：ABC
解析:
一、可综合语句
always, assign, begin, generate, end, case, wire, tri, aupply0, supply1, reg, integer, default, for, function, and, nand, or, nor, xor, xnor, buf, not, bufif0, bufif1, notif0, notif1, if, inout, input, instantitation, module, negedge, posedge, operators, output, parameter。
二、不可综合语句
time, defparam, finish, fork, join, initial, delays, UDP, wait, forever
三、部分工具可综合
casex, casez, wand, triand, wor, trior, real, disable, forever, arrays, memories, repeat, task, while

40、Verilog 可综合的循环语句包括哪些（）
A. forever
B. repeat
C. for
D. while
参考答案：BCD